2.6.1 高精度统一时钟源架构 (High-Precision Unified Clock Architecture)

基线核心宗旨：“Hardware PTP as Truth, Software TSC for Speed (硬件 PTP 为真值，软件 TSC 为速度)”。我们构建一个分层的时间架构：底层依赖 IEEE 1588v2 (PTP) 锁定物理时钟，应用层利用 CPU TSC 实现零系统调用的纳秒级打点，并通过动态校准回路将两者对齐。

1. 约束输入与对齐 (Constraints & Alignment)

基于分布式雷达组网（TDP-2.4-DIST）和实时性要求，我们需对齐以下硬性约束：

同步精度 (P0)：多站协同要求时间同步误差 < 1µs。传统的 NTP（毫秒级）无法满足，必须使用硬件辅助的 PTP。
硬件依赖 (Hardware)：
- 网卡：必须支持 Hardware Timestamping (IEEE 1588 PHY)。(需确认您的网迅网卡或采集卡是否支持，若不支持需回退到软件 PTP，精度降至 10-100µs)。
- 交换机：局域网交换机应支持 PTP Transparent Clock (TC) 或 Boundary Clock (BC) 模式，以消除排队抖动。
单调性 (Monotonicity)：系统内部逻辑（如卡尔曼滤波 dt 计算）严禁出现“时光倒流”。即使外部时钟源发生跳变（Step），内部时钟也必须平滑过渡（Slew）。

2. 权衡分析与选项呈现 (Trade-off Matrix)

议题 1：同步协议栈选型

选项	A. NTP (Network Time Protocol)	B. Software PTP	C. Hardware PTP (推荐)
机制	纯软件协议，通过统计学算法消除抖动。	使用 PTP 协议，但打点在驱动层/协议栈层。	PHY 芯片打点。完全消除 OS 调度和协议栈延迟。
精度	1ms - 10ms。	10µs - 100µs。	< 1µs (亚微秒级)。
适用性	日志记录、非实时业务。	低成本组网。	相控阵雷达、高频交易、工业自动化。

议题 2：应用层计时源 (Application Timing Source)

选项	A. `clock_gettime` (vDSO)	B. `rdtsc` 指令 (TSC) (推荐)
机制	Linux 标准 API，读取内核维护的时间结构体。	直接读取 CPU 内部的 Time Stamp Counter 寄存器。
开销	低 (~20-50ns)。vDSO 避免了陷入内核，但仍有内存访问开销。	极低 (~5-10ns)。纯寄存器操作，流水线几乎无停顿。
缺陷	仍有微小开销，且受制于内核的时钟更新策略。	原生不支持绝对时间。TSC 只是一个开机后的滴答计数，且不同 CPU 核之间可能微弱不同步（现代 CPU 已通过 `constant_tsc` 解决）。
结论	通用场景首选。	高频热路径（如每秒百万次打点）首选。需配合软件校准。

3. 基线确立与实施规范

为了达成亚微秒级同步并支持高频打点，我们确立 Hardware PTP + TSC 软时钟 为基线。

3.1. 物理层同步架构 (PTP Topology)

Grandmaster (GM)：总控服务器或专用的 GPS/北斗授时仪，作为 PTP 主时钟。
Slave Nodes：雷达处理服务器（DataReceiver 所在节点）。
软件栈：使用 Linux 标准工具集 linuxptp。
- ptp4l：负责将 网卡 PHC (PTP Hardware Clock) 同步到 GM。
- phc2sys：负责将 系统时钟 (System Clock / CLOCK_REALTIME) 同步到网卡 PHC。

运维配置基线 (/etc/linuxptp/ptp4l.conf):

[global]
time_stamping         hardware
delay_mechanism       E2E
network_transport     UDPv4
# 关键：在锁定前允许跳变，锁定后仅微调
step_threshold        1.0
first_step_threshold  0.00002

2. 应用层软时钟设计 (TSC-based Soft Clock)

在 C++ 应用层，我们封装一个 HighPrecisionClock 类，利用 TSC 提供极速时间戳，同时后台线程负责将其“锚定”到 PTP 时间上。

核心原理：


T_{current} = T_{base} + \frac{(TSC_{current} - TSC_{base})}{Frequency}$$

  * $T_{base}$ 和 $TSC_{base}$ 是最近一次校准时的基准对。
  * $Frequency$ 是 CPU 主频（需通过校准测得精确值，而非标称值）。

校准线程 (Calibration Thread)：
- 频率：每 1 秒运行一次。
- 逻辑：
  1. 原子操作同时读取当前 clock_gettime(REALTIME) (T_{new}) 和 rdtsc (TSC_{new})。
  2. 更新全局原子变量 BasePair = {T_{new}, $TSC_{new}$}。
  3. 平滑策略：如果发现 PTP 时间发生了跳变（Step），不要立即更新 T_{base} 导致时间倒流，而是调整 Frequency 让时间“快跑”或“慢跑”以追赶（Slew），保证单调性。

3. 异常处理与回退 (Fallback)

PTP 失锁检测：监控模块需监听 ptp4l 的 rms (Root Mean Square) 偏差值。
- 若 rms > 10µs 持续 5 秒，标记 "Time Sync Degraded"。
NTP 回退：如果 PTP 完全不可用（网卡不支持或链路故障），自动回退到 NTP。
- 实现：chronyd 配置 noselect，仅当 PTP 服务停止时接管。
- 标记：此时数据包中的 timestamp_us 精度下降，TrackDataBatch 的状态字段应置位 TIME_PRECISION_LOW。

总结：2.6.1 基线图谱

组件	核心基线	关键技术点
时间源 (Truth)	GPS/北斗 -> PTP GM	绝对时间真值。
同步协议	IEEE 1588v2 (Hardware)	`ptp4l` + `phc2sys`，亚微秒精度。
应用层 API	TSC Soft Clock	`rdtsc` + 动态校准，纳秒级开销。
单调性保障	软件平滑 (Slewing)	禁止时间倒流，通过频率微调消除偏差。

提问：您是否确认 “硬件 PTP 同步 + TSC 软时钟封装” 的架构基线？如果确认，我们将进入 2.6.2 多级数据打点策略，定义这个高精度时间戳具体“打”在哪里。

6.0 KiB Raw Blame History Unescape Escape